IT之家11月15日消息 在为期三天的 2020 年虚拟闪存峰会期间，NEO 半导体首席执行官兼创始人许志安（Andy Hsu）进行了详细的演讲，介绍了该公司全新 X-NAND 闪存架构，该架构有望将 SLC 闪存的速度与 QLC 的密度和低价格相结合。
NEO Semiconductor 于 2012 年在加利福尼亚州圣何塞成立，并拥有 20 项与存储器相关的专利。该公司于 2018 年首次公开了其 X-NAND 技术，作为面向 AI 和 5G 新兴市场的存储解决方案，他们现在已经分享关于该技术的更多细节。
▲ 图源 Tom's Hardware ，下同
X-NAND 承诺将提供顶级性能：该公司声称其随机读取和写入工作量比 QLC 闪存快 3 倍，并且在顺序读取和写入工作量方面分别超出 27 倍 / 14 倍（请参见上图）。
这是通过更小的裸片实现的，该裸片的尺寸约为 16 平面设计的尺寸的 37%（见下图）。这里可以灵活制定，可以根据需要的速度减小芯片尺寸。
尽管如此，X-NAND 仍在较小的外形尺寸下提供了较高的并行度，就像在智能手机或 M.2 驱动硬盘中那样。该公司还声称，可以在不影响耐用性或成本的情况下实现这一目标，而且消耗的功率非常少。
随着 NAND 市场转向价格更便宜但速度更慢的闪存以提高密度（例如，从 3 位 TLC 到 4 位 QLC），性能和耐用性从本质有所降低，且读取和写入延迟增加，这可能会降低顺序写入性能。这对于数据中心和 NAS 应用程序影响极大。
而消费级的 QLC 硬盘严重依赖 SLC 缓存，该缓存由部分以单位模式运行的本地闪存组成。但是，在企业工作负载中很难有足够的时间让你将写入数据从 SLC 缓冲区迁移到主 QLC 存储中。
取而代之的是，X-NAND 通过同时进行 SLC 和 QLC 写入模式（请参见下图），为闪存提供了一种保持 SLC 性能的方法。
他指出，高密度闪存正以极快的速度增长，理由是（西数） Western Digital 到 2024 年将有 50% 的 QLC 份额。
他对 X-NAND 的目标是确保它使用传统的 NAND 工艺，至少没有结构上的变化，因此不会有额外的成本，以当前的 NAND 为基础，采用快速采样作为解决方案进行开发。
该策略旨在加速 QLC 的应用，特别是对于数据中心，因为 flash 的性能不再远远落后于 I/O 速度。此外，X-NAND 编程和擦除策略的设计，以大幅提高耐用性，使其寿命超过 QLC 闪存 (见下图)。
X-NAND 通过将每个平面的 16KB 页面缓冲区变为每个平面的 1KB 页面缓冲区来实现这些特性，但平面的大小可以做到 16 倍。
一个平面（plane）是闪存的最小单位，每个闪存 die 有一个或多个平面。页缓冲区在总线和闪存之间保存传输中的数据，比如读写数据。闪速模被分割成包含位线或单元串的平面 (见上图)，因此平面分割可以减少位线的长度，这有助于提高性能。
而当 X-NAND 在读取或验证程序时，可通过屏蔽相邻位线以减少相应的建立时间 (见下图)，这进一步增强了这种技术，使得写入性能提高。
X-NAND 有六个主要特性 : 多位行写、多平面 QLC 编程、程序挂起、多 bl 读取、单锁存 QLC 读取，以及前面提到的 SLC/QLC 并行编程。根据实现的不同，这可以极大地提高程序吞吐量，因为可以在编程序列中使用多个平面。
使用多个存储单位可允许同时进行 SLC 和 QLC 编程，确保 SLC 页面永远不会满，同时数据可以以 SLC 速度编程到 QLC 页面。程序可疑功能将允许使用内部共享的页间缓冲区数据线或 I/O 总线来尽可能减少延迟。通过使用平面锁存每个位线的读取来改进读取，并由于高电容而得以用非破坏性的方式像 DRAM 一样刷新数据。
IT之家提醒，虽然愿景很美好，但该技术到实现可能仍需要不短的时间。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。