IT之家 1 月 5 日消息，长电科技宣布，公司 XDFOI Chiplet 高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户 4nm 节点多芯片系统集成封装产品出货，最大封装体面积约为 1500mm² 的系统级封装。
长电科技于 2021 年 7 月推出了面向 Chiplet（小芯片）的高密度多维异构集成技术平台 XDFOI，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖 2D、2.5D、3D Chiplet 集成技术。
长电科技 XDFOI 通过小芯片异构集成技术，在有机重布线堆叠中介层（RDL Stack Interposer，RSI）上，放置一颗或多颗逻辑芯片（CPU / GPU 等），以及 I / O Chiplet 和 / 或高带宽内存芯片（HBM）等，形成一颗高集成度的异构封装体。一方面可将高密度 fcBGA 基板进行“瘦身”，将部分布线层转移至有机重布线堆叠中介层基板上，利用有机重布线堆叠中介层最小线宽线距 2μm 及多层再布线的优势，缩小芯片互连间距，实现更加高效、更为灵活的系统集成；另一方面，也可将部分 SoC 上互连转移到有机重布线堆叠中介层，从而得以实现以 Chiplet 为基础的架构创新，而最终达到性能和成本的双重优势。
IT之家了解到，长电科技 XDFOI 技术可将有机重布线堆叠中介层厚度控制在 50μm 以内，微凸点（µBump）中心距为 40μm，实现在更薄和更小单位面积内进行高密度的各种工艺集成，达到更高集成度、更强模块功能和更小封装尺寸。同时，还可以在封装体背面进行金属沉积，在有效提高散热效率的同时，根据设计需要增强封装的电磁屏蔽能力，提升芯片成品良率。
长电科技 XDFOI Chiplet 高密度多维异构集成系列工艺已在高性能计算、人工智能、5G、汽车电子等领域应用。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。