消息称 JEDEC 有望放宽 HBM4 高度限制，内存厂商无须被迫转向混合键合

IT之家 3 月 12 日消息，据韩媒 ZDNet Korea 报道，行业标准制定组织 JEDEC 固态技术协会有望放宽对 HBM4 内存的高度限制，内存厂商无需被迫转向混合键合。

作为对 DRAM 进行 3D 堆叠的产品，z 轴封装高度限制对 HBM 内存有着很大影响。目前 HBM 内存最大 DRAM 堆叠层数为 12 层，允许的最大厚度为 720 微米（IT之家注：微米即 µm，10^-6 米）。

在 3D 堆叠技术方面，目前 SK 海力士在 HBM 上采用 MR-RUF 工艺，三星电子则使用 TC NCF 路线，两者的共同之处在于使用凸块实现层层连接。

三星宣称在其近期推出的 HBM3E 12H 产品上，通过对 NCF 材料的优化，芯片之间的间隙已降低至 7 微米。

不过未来 HBM4 内存将提升至最多 16 层，在 DRAM 芯片本身的总厚度进一步提升的背景下，凸块厚度开销成为重要问题。

业界有看法认为，若 HBM4 保持 720 微米最大厚度不变，则无法使用传统技术实现 16 层 DRAM 堆叠。

而混合键合技术无需凸块，让各 DRAM 层间更致密，可降低 DRAM 堆叠高度。但混合键合在 HBM 内存中相对传统方案过于昂贵，且尚未成熟，因此内存厂商尽可能避免使用此技术。

据 ZDNet Korea 称，JEDEC 主要参与方已同意放宽 HBM4 高度限制至 775 微米，这意味着各大内存厂商可在 HBM4 上继续沿用现有路线，为混合键合 HBM 内存的商业化留出更多时间。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。